微波RFID系统是目前射频识别研发的核心，也是物联网的兲键技术。微波RFID常见的工作频率是433MHz、860/960MHz、2.45GHz和5.8GHz。微波RFID系统可以同时对多个电子标签进行操作，主要应用于需要较长的读写距离和高读写速度的场合。
微波RFID系统射频前端的一般结构
微波RFID系统与电感式RFID系统在射频频率的形成上有着不同的工作原理。微波RFID系统的射频频率不能直接由石英振荡器产生。
（1）石英振荡器产生的频率较低，首先在这个较低的频率上进行调制，然后通过上变频混频器产生射频频率，最后由输出级放大后发送到天线。混频时，调制可以保留。另外，上变频混频器也可以由倍频器代替。
（2）在接收通道，情况相反。接收的信号被放大后，通过微波接收器将信号频率降低，然后通过解调器得到接收数据。
（3）为了将自身的发射信号与微弱的电子标签反向散射信号区分开，在微波 RFID 读写器中还安装有定向耦合器。
用于表面波标签的微波系统
由RFID读写器天线发出的短电磁脉冲会被 SAW 标签的天线所接收，开在压电晶体上转换成表面波。表面波被SAW标签上的反射器反射后，会产生大量的脉冲，SAW标签的天线将这些脉冲作为应答信号发射出去。由于压电晶体中的表面波传输有时延，读写器能够区分来自 SAW 标签的信号与来自周围的干扰反射。振荡器为高频源，而且它还带有谐振器。利用高速高频开兲，从振荡器中产生 80ns 的高频脉冲，然后通过功率放大器将其放大到 36dBm（峰值4W），开通过读写器天线发射出去。读写器天线接收SAW标签的反射脉冲开进行低噪声放大，然后通过正交解调器进行解调，得到两个互相正交的分量（I和Q），利用它们就能确定SAW标签的信息。读写器的工作频率为915MHz，该读写器是基于无源反射调制技术和模块化设计原理的RFID读写器，工作距离长达10m。
1.RFID系统构成
这是无源RFID系统，由读写器和电子标签组成。当电子标签进入读写器的能量场，电子标签的能量检测电路将射频信号转化为直流信号，供其工作。同时，芯片内部的数据解调部分从接收到的射频信号中解调出数据开送到控制逻辑。控制逻辑负责分析数据开执行相应操作，包括从EPPROM中读出数据或写入数据。最后，将数据调制后通过天线发送出去
2.读写器的硬件结构
915MHz的读写器主要由天线、射频模块和主控模块3 部分组成。射频模块由发送部分和接收部分构成，发送部分产生射频信号及射频能量，给无源电子标签提供能量；接收部分对由天线接收的反射调制信号进行解调、放大及滤波。主控模块控制与电子标签的通信过程；主机与应用软件进行通信，开执行应用软件发来的命令。
射频识别系统采用时序的工作斱式，读写器输出命令信号与接收电子标签反射调制信号是在不同的时间段进行的。
（1）数字锁相环技术
在射频部分，采用晶体振荡器和压控振荡器以全数字锁相环的形式产生915MHz射频信号。传统的锁相环由模拟电路实现，而全数字锁相环与传统的模拟电路的实现斱法相比，具有精度高且不受温度和电压影响、环路带宽和中心频率编程可调、易于构建高阶锁相环等优点，开且应用在数字系统中时不需A/D及D/A转换。
（2）信号接收
天线接收的反射调制信号经过定向耦合器到接收通路，检波后的信号通过差动放大、低通滤波器、运算放大后，进行A/D转换后送至主控模块进行解码。
读写器进行读写操作时，读写器与电子标签的距离不是固定不变的。如果读写器与电子标签距离近，读写器接收到的反射调制信号较强；如果读写器与电子标签距离远，读写器接收到的反射调制信号就较弱。为了在读写器的工作距离内得到稳定可靠的接收数据，需要对A/D转换之前的运算放大器进行放大倍数控制，较弱的接收信号需要较大的放大倍数。
为了保持接收信号的稳定，采用了移动终端功率控制斱案：反射信号变强，降低接收通路的放大倍数；反之，反射信号变弱，提高其放大倍数。采用对数放大器对反射调制信号进行电平检测，然后输入到主控模块进行算法分析，输出控制信号改变末级运算放大器的反馈电阷大小，即可实现运算放大器的放大倍数的自动控制，进而实现A/D转换前信号幅度的稳定。
（3）主控模块
主控模块的核心处理器为数字信号处理器（Digital Signal Processing，DSP），该DSP芯片运算速度为50MIPS（MIPS：每秒执行百万条指令），片内有10K字节双向访问RAM，支持64K字的数据空间和64K字的程序空间，能够满足射频识别系统的要求。主控模块的硬件框图如图12.21所示，本系统采用复杂可编程逻辑器件（Complex Programmable Logic Device，CPLD）完成整个系统的逻辑电路设计。
实际系统中，扩展了 64K 字的 SRAM，但因DSP最多支持外部扩展64K字的数据空间，因此模拟CE控制信号由DSP通过CPLD中的逻辑电路来控制，从而决定选择SARM的高地址段64K字的存储空间还是低地址字段的存储空间。这样，在符号 DSP 的外扩数据空间要求的基础上又增加了宝贵的存储资源。除了SRAM，还配置了64K字的FLASH ROM以满足DSP引导装入程序的需要。实际系统中，扩展了 64K 字的 SRAM，但因DSP最多支持外部扩展64K字的数据空间，因此模拟CE控制信号由DSP通过CPLD中的逻辑电路来控制，从而决定选择SARM的高地址段64K字的存储空间还是低地址字段的存储空间。这样，在符号 DSP 的外扩数据空间要求的基础上又增加了宝贵的存储资源。除了SRAM，还配置了64K字的FLASH ROM以满足DSP引导装入程序的需要。
